EBSILON®Professional Online Documentation
计算 / 并行化
本主题中
    并行化
    本主题中

    并行化

    现已对 Ebsilon 计算内核进行了修改,使某些处理步骤可以在具有多个处理器的计算机上并行进行。

    特别是在使用复杂的物质数据时,例如使用来自 Refprop 库的混合物,计算时间明显减少。

    并行化的缺点是,各个组件的处理顺序不再固定。特别是这对控制器和可编程组件 65 和 93 有影响。虽然原则上方程系统的设置与处理顺序无关,但由于默认情况下组份没有被整合到方程系统中,所以它以前取决于处理顺序,即一个组件在一条管道上接管哪一个组份。

    通常情况下,控制器是在其它组件之后创建的,因此控制器可以使用其它组件在同一迭代步骤中确定的组份。为了进一步确保这个特性,每个控制器都有一个标志 FSEQ,用户可以通过它来指定控制器是否可以与其它组件并行处理,或者只在其它组件之后处理(见第 10 版 1.3 章,组件 12、39、65、69 和 93)。默认情况下,这个标志的设置方式是让控制器"看到"新的组份。这同样适用于组件 65 和 93。

    是否使用并行化,以及最多并行计算多少个字符串,可以在"计算"下的通用设置中定义。也可以把 Ebsilon 的执行分配给特定处理器。

    这些设置也可以通过 EbsOpen 界面进行。